IBM создала чип с 100 млрд транзисторов: вертикальная архитектура продлит закон Мура на десятилетие

IBM представила прототип чипа с архитектурой вертикального стекирования транзисторов, которая вдвое превосходит по плотности предыдущее поколение компании 2021 года. На площади размером с ноготь размещено около 100 миллиардов транзисторов. По словам директора IBM Research Джея Гамбетты, речь идёт не об эволюционном шаге, а о качественном прорыве, способном продлить действие закона Мура ещё на 10–15 лет.

Почему транзисторы перестали уменьшаться — и что придумали инженеры

Полвека полупроводниковая индустрия наращивала вычислительную мощь по одному принципу: уменьшать транзисторы и упаковывать их плотнее. Но примерно с 2010-х годов этот путь упёрся в физический предел — на уровне нескольких десятков нанометров квантовые эффекты начинают мешать нормальной работе переключателей.

Ответ инженеров — строить не вширь, а вверх. IBM назвала свою реализацию этой идеи nanostack: транзисторы располагаются в двух слоях, один над другим, на одной кремниевой подложке. Технически такая конструкция относится к классу CFET (complementary field-effect transistor) — комплементарных полевых транзисторов.

Отличие подхода IBM от конкурентов — в геометрии укладки. Транзисторы второго слоя не стоят строго над транзисторами первого, а смещены в шахматном порядке. Это упрощает разводку соединений и повышает точность выравнивания слоёв — критически важный параметр, когда речь идёт об элементах толщиной в несколько атомов.

Что показывают цифры и кто ещё работает в этом направлении

По данным самой IBM, чипы на архитектуре nanostack в сравнении с предыдущим флагманским поколением компании способны выполнять на 50% больше операций за единицу времени и потреблять на 70% меньше энергии при той же нагрузке. Гамбетта ожидает, что через десятилетие такие чипы станут стандартом для дата-центров — прежде всего из-за энергетической эффективности.

IBM не единственная, кто движется в этом направлении. Intel, Samsung, TSMC и исследовательский центр Imec (Бельгия) также изучают технологии CFET. Параллельно существует альтернативный подход — как в AMD 3D V-Cache или анонсированной Huawei LogicFolding: слои транзисторов изготавливаются отдельно, а затем склеиваются. IBM утверждает, что её метод обеспечивает более точное совмещение слоёв, что напрямую влияет на производительность.

В основе нанослоёв лежит технология нанолистов (nanosheet), ставшая отраслевым стандартом около 2022 года. В архитектуре nanostack канал транзистора состоит из трёх нанолистов толщиной по 15 атомов каждый, расположенных на расстоянии 9 нанометров друг от друга. Маркетинговое обозначение поколения — «0,7 нанометра» — следует давней отраслевой традиции и не описывает реальный физический размер элементов: расстояние между транзисторами на практике составляет около 40 нанометров и не менялось несколько лет.

IBM не планирует самостоятельно производить чипы по новой архитектуре. Компания намерена лицензировать технологию производителям полупроводников и рассчитывает, что дизайнеры адаптируют nanostack под GPU, CPU и другие типы процессоров.

Главные технические барьеры на пути к серийному производству

Переход к многослойным чипам порождает два принципиальных вызова. Первый — надёжность: при двухслойной конструкции дефект в любом из слоёв выводит из строя весь чип, что увеличивает процент брака и удорожает производство.

Второй барьер — так называемый термический бюджет. При изготовлении второго слоя нельзя перегреть уже готовый нижний: соединения разрушатся. Критический порог — 400 °C. IBM утверждает, что решила эту задачу, однако детали технологии не раскрывает.

Академическое сообщество предлагает альтернативные подходы. Группа профессора Цин Цао из Университета Иллинойса разработала метод стекирования, при котором второй слой формируется при температуре ниже 200 °C — за счёт использования так называемых бесконтактных транзисторов (junctionless transistor), не требующих высокотемпературного легирования. Цао считает, что его подход проще масштабировать до трёх и более слоёв, хотя пока это лишь лабораторная демонстрация.

Тем не менее Цао называет работу IBM «трансформационной»: компания показала, как стекировать транзисторы на полной производственной пластине в условиях реального серийного производства. Это принципиально отличает прототип IBM от академических экспериментов.

Что это значит для рынка ИИ-инфраструктуры и белорусского IT

Аналитик TechInsights Дэн Хатчесон оценивает значимость разработки однозначно: «Это добавляет ещё 10–15 лет к дорожной карте отрасли». Для рынка ИИ это критично — вычислительная нагрузка дата-центров растёт быстрее, чем успевает совершенствоваться энергетическая инфраструктура.

Для белорусских IT-компаний и резидентов ПВТ, работающих в сфере машинного обучения и высоконагруженных вычислений, новость имеет практическое измерение: если к концу десятилетия чипы на архитектуре nanostack действительно попадут в серверные стойки крупных облачных провайдеров, стоимость аренды GPU-мощностей может снизиться, а доступность вычислительных ресурсов — вырасти. Это напрямую влияет на экономику AI-стартапов и продуктовых команд, строящих модели на арендованной инфраструктуре.

IBM не называет конкретных сроков коммерциализации, однако Гамбетта прогнозирует массовое внедрение в дата-центрах в течение десяти лет. Следующий вопрос, который задаёт себе индустрия: какое приложение первым в полной мере раскроет потенциал новой архитектуры.

— По материалам MIT Technology Review: оригинальная статья. Перевод и адаптация — редакция Digital Business.